您要访问的页面不存在
您可在下面搜索框中输入您想搜索的内容
-
Intel_Parallel_FFT_IP 使用指南
… 假设输入的 16bit 数据定点格式如下图 (图5) 所示,最高 bit 位为符号位,3bit … 图5 输入数据定点格式 以 32 点 … 的数据输出变成了 16+5+1=22bit … (图5) 所示,Parallel FFT IP core 与 MATLAB …
-
如何构造频率、占空比幅度可调的精密电流源 - 基于ADI的高速DAC、运放和精密电阻
… R3 (K) R4 (K) 10.0989901 1 1 5 5 5 5 9.181818182 1000 1 5 5 …
-
隱私政策
… 要求我們不採用有關資料。 5. 資料查閱請求 您的權利: …
-
活学活用 LTspice 进行电路设计 — 电源启动时的评估要素
… 将鼠标移动到峰值部分,屏幕左下角显示为 5.0334V,如下图 (图2) 所示。相较于 5V … 将鼠标移动到峰值部分,屏幕左下角显示为 5.449V,如下图 (图4) 所示。相较于 5V 输出电压 … 9%,在诸如 CPU 电源等需要 5% …
-
隐私政策
… 要求我司不再公开相关信息。 5. 信息查阅请求 您的权利: …
-
Intel FPGA 基于NIOS的串口远程升级
… 7.3 UART指向 7.4 写保护开关 7.5 Remote Update IP 7.6 … 图 4 HEX文件详细设置 5、最后单击Generate,生成JIC文件。 图 5 合成JIC文件所需全部文件列表 4.3 …
-
活学活用 LTspice 进行电路设计 — 导入 SPICE 模型
… ADI 官网下载 SPICE 模型,并使用已注册的 5 引脚电路图符号 “opamp2”。 … 5 个端子的结构中可以看到顺序是 … 5 端运算放大器的原理图符号, 在 “Select … 以增益 =2 的反相放大器为例,创建如下图 (图5) …
-
SoC培训时间表
… 联系邮件 联系电话 2013年5月22日 上海 胡晟 samhu@cytech.com Tel: (21) 6440 1373 2013年5月29日 北京 黄凤娟 Nancyhuang@cytech.com … Altera SoC FPGA 器件规格和性能介绍 1.5小时 设计开发环境 …
-
活学活用 LTspice 进行电路设计 — 用 .step 命令更改参数
… 的模拟电路如下图 (图5) 所示: 图5 LTM8065 模拟电路 … {X},具体为:PULSE (0.5 {X} 600u 100u 100u 300u) 第二步:输入 .step 命令:.step param x 1 2.5 0.5 第三步:运行仿真模拟,如下图 (图6) …
-
英飞凌 IPAC 直播间 | CoolSiC™ 碳化硅直播季 - 迎接碳化硅 2000V 时代
… 碳化硅直播季” 去年一经上线,备受好评! 5 月 14 日 14:00 …