您要访问的页面不存在

您可在下面搜索框中输入您想搜索的内容

About searching
关键词
类型
仅在内容类型
Languages
Languages

  1. 解构Pipelined ADCs 架构与纠错原理

    解构Pipelined ADCs 架构与纠错原理 2021年05月21日 文章来源 Supplier Engineer Pipelined ADC架构主导了现阶段采样率在5MSPS-10MSPS的主要应用…

  2. 专门面向PLC, FA设备的±12V绝缘电源参考板

    … 17.75 × 13.46 × 12.70 Würth Elektronik 8 to 32 3.3 2.1 750311564 17.75 × 13.46 × 12.70 Würth Elektronik 8 to 32 5 1.5 750313441 15.24 × 13.34 x 11.43 Würth Elektronik 8 to 32 5 1.3 750311624 17.75 × 13.46 …

  3. 專門面向PLC, FA設備的±12V絕緣電源參考板

    … 17.75 × 13.46 × 12.70 Würth Elektronik 8 to 32 3.3 2.1 750311564 17.75 × 13.46 × 12.70 Würth Elektronik 8 to 32 5 1.5 750313441 15.24 × 13.34 x 11.43 Würth Elektronik 8 to 32 5 1.3 750311624 17.75 × 13.46 …

  4. 隐私政策

    … 8. 使用cookie …

  5. 基于AD6688+Arria10的5G JESD204B测试系统

    … 图8 启动配置初始化（测试模式） …

  6. 活学活用 LTspice 进行电路设计 — 评估输出瞬态响应

    … OK，并插入有负载的位置。如下图 (图8) 所示： 图8 将负载更改为电流源3 …

  7. Intel Stratix10 H-tile 高速口的速率重配

    … 144 个高速收发器，数据速率高达 57.8 Gbps PAM-4 和 28.9 Gbps NRZ。DDR4 内存带宽高达 … PCS  17.4 Gbps  PCIe Gen3 PCS  8 Gbps PCS Direct 17.4 Gbps … 有最高的优先级。 仲裁机制如下图 (图8) 所示： 图8 仲裁机制 …

  8. 活学活用 LTspice 进行电路设计 — 电源启动时的评估要素

    … 图7 输入命令 第三步：确认下图 (图8) 中的 ① 和 ② 后，按运行按钮。 图8 设置后的电路图 如下图 (图9) …

  9. 如何使用Altera Interface Planner高效设计FPGA引脚布局

    … (图8) Legal Locations 窗格中的位置信息。 图8 确认位置 (Legal Locations 窗格) …

  10. 深入理解时钟抖动 Jitter

    … RMS 乘以对应下图 (图8) 中 N 值适当的误码率： 图8 误码率和均方根乘法器 N 例如 … (图8)：Noise Power (dBc) = Area under curve from 12kHz to …